SK하이닉스, '10나노 1c' 기술 HBM 적용 목표

송고 2024.09.10 14:20 | 수정 2024.09.10 14:22
EBN 김채린 기자 (zmf007@ebn.co.kr)

1c 기술, 고성능 데이터센터 주활용… 내년 본격 공급

정창교 부사장 "트리밍 기술 활용으로 수율·품질 확보"

ⓒSK하이닉스

SK하이닉스가 세계 최초로 개발에 성공한 10나노 6세대(1c) 기술을 DDR5 D램은 물론 고대역폭 메모리(HBM)에도 확대 적용한다.

10일 SK하이닉스는 뉴스룸을 통해 1c 기술 개발 과정과 혁신 기술 역량, D램 기술 로드맵에 대해 조명하는 임원들의 좌담회 내용을 공개했다.

앞서 SK하이닉스는 지난달 29일 10나노급 6세대(1c) 미세공정을 적용한 16Gb(기가비트) DDR5 D램을 개발하는 데 성공했다. 해당 제품은 고성능 데이터센터에 주로 활용된다. 본격 공급은 내년부터다.

반도체 업계는 10나노대 D램부터 세대별로 알파벳 기호를 붙여 호칭하고 있다. 1x(1세대), 1y(2세대), 1z(3세대), 1a(4세대), 1b(5세대)에 이어 1c는 6세대 기술이다.

세대를 거듭할수록 기술 난도가 크게 올라 수율 확보, 시간 단축 등에 어려움이 따른다.

이에 대해 정창교 D램 PE(프로덕트 엔지니어링) 담당 부사장은 "1c 기술에서 주요 성능의 수준을 높이는 트리밍 기술을 활용해 수율과 품질을 확보했다"고 설명했다. 트리밍 기술은 반도체 설계 변경 없이 전자식 퓨즈(eFuse)를 활용해 성능을 상향시킨다.

1b 플랫폼을 확장하는 방식으로 개발 시간과 시행착오도 줄였다. 1c 테크 태스크포스(TF)에 속한 오태경 부사장은 "1c 기술 개발을 총괄한 1c 테크 TF의 가장 큰 목표는 '1등 개발'이었다"며 "이를 위해 이미 우수성이 증명된 1b 플랫폼을 확장하는 방식으로 개발하는 전략을 선택했다"고 말했다.

이어 "기존 3단계(테스트·설계·양산 준비) 개발 방식을 2단계(설계·양산 준비)로 효율화했고, 커패시터 모듈과 같은 고난도의 기술 요소를 양산 공정에서 바로 개발하는 방식을 택했다"고 부연했다.

이를 통해 전 세대 제품 대비 2개월이나 시간을 단축했다. 공정 고도화 과정에서 발생할 수 있는 시행착오도 줄였다.

SK하이닉스가 기술 개발에 심혈을 기울이는 까닭은 인공지능(AI) 시대 도래 때문이다. AI 반도체는 빠른 데이터 처리 속도뿐 아니라 데이터센터의 막대한 전력 소비에 대응할 전력 효율이 필요하다. D램 성능과 전력 효율을 향상시키는 방법 중 하나가 선폭 미세화다.

1c 기술을 적용한 DDR5의 동작 속도는 8Gbps(초당 기가비트)로 이전 세대인 1b DDR5보다 11% 빨라졌다. 전력 효율은 9% 이상 개선됐다.

USD$	1,331.0	▼4.3
EUR€	1,479.6	▼0
JPY¥	934.5	▲12.7
CNH¥	187.2	▼0.4

SK하이닉스, '10나노 1c' 기술 HBM 적용 목표

관련기사

전체 댓글 0

매매기준율